首页 > 司钻/副司钻 > IC前端设计工程师 > Sr. Memory Design Engineer(Analog)
Sr. Memory Design Engineer(Analog)

冠捷半导体(上海)有限公司

更新:2018-05-21
  • ¥15K-20K元/月
  • 职位福利
  • 本科 / 经验2年以上 / 性别不限 / 年龄不限
  • 浦东新区(上海市浦东新区张江高科园碧波路572弄115号9幢)
  • 招聘若干人
职位动态
  • 10%

    简历处理

  • 675

    已浏览

  • 14

    已申请

  • 2014-04-14

    企业登录

职位描述 面试评价(0) 公司简介
Job Description:*
Responsible for analog and logic block design in the memory products.
Responsible for the developments of specified non-volatile memory products and embedded non-volatile IPs

Job Requirements:
Technical knowledge in IC design methodology. Knowledge of non-volatile memory, analog design, noise analysis,
low power/leakage, high-speed memory design a definite advantage.
Tools used may include HSPIC E/HSIM, C adence Design Entry, IC layout tools, or other equivalent tools.

Skills Required:
Design, Project Management, R & D, Simulation
电子技术/半导体/集成电路 外商独资.外企办事处 50~200人 浦东新区
微信招聘
该公司其他职位