首页 > 司钻/副司钻 > 数字IC设计工程师 > 数字ASIC设计工程师
更新:2018-05-21
  • ¥8K-10K元/月
  • 职位福利
  • 学历不限 / 经验不限 / 性别不限 / 年龄不限
  • 北京(北京海淀区鼎好电子大厦A705)
  • 招聘若干人
职位动态
  • 100%

    简历处理

  • 35

    已浏览

  • 0

    已申请

  • 2017-04-07

    企业登录

职位描述 面试评价(0) 公司简介
职位描述:
job descriptions:
in this role you will work with algorithm designer, participate in designing and implementing block-level and system-level modules for digital signal processing ic.
responsibilities include micro-architecture definition, logic design, dft, timing closure, verification and fpga prototyping.

qualifications:
1. ms degree in electrical engineering or computer science
2. have experience in rtl logic design (verilog and/or vhdl).
3. good understanding of digital signal processing theory is a plus.
4. familiar with one or more of the following skills: dc , dft, formality , sta, atpg, bist and power analysis.
5. experience in fpga-based prototyping verification is a plus.
6. excellent communication and presentation skills
电子技术/半导体/集成电路 私营.民营企业 50~200人 北京
微信招聘
该公司其他职位