首页 > 司钻/副司钻 > IC后端设计工程师 > Digital IC Backend/P&R Engineer
Digital IC Backend/P&R Engineer

晶晨半导体(上海)有限公司

更新:2018-05-21
  • ¥8K-10K元/月
  • 职位福利
  • 本科 / 经验5年以上 / 性别不限 / 年龄不限
  • 上海(浦东张江高科技园区碧波路177号B区3楼)
  • 招聘若干人
职位动态
  • 0%

    简历处理

  • 90

    已浏览

  • 1

    已申请

  • 2017-07-07

    企业登录

职位描述 面试评价(0) 公司简介
职位描述:
Responsibilities:
Responsible for all aspects of chip backend design, including floor planning, place and routing, CTS, timing convergence iterations/optimization, and final DRC/LVS.
Qualifications:
1. BSEE, MSEE or higher.
2. At least 5 years experience of large ASIC backend designs.
3. Experience with Synopsys and/or Cadence design tools.
4. Familiar with 0.18um, 0.13um and/or 90nm CMOS designs.
5. Good communication skills, team spirit.

工作职责:
负责整个芯片或模块的布局布线设计, 包括布局规划, 布局布线, 时钟树生成, 时序优化和收敛, 以及 DRC/LVS物理验证.
任职资格:
1. 电子工程或微电子专业本科及以上学历;
2. 至少5年以上大规模集成电路芯片后端设计经验;
3. 具有使用Synopsys 或Cadence 设计工具的相关经验;
4. 熟悉90nm及以下工艺芯片设计;
5. 良好沟通能力和团队精神。
电子技术/半导体/集成电路 外商独资.外企办事处 200~500人 北京
微信招聘